(72) Erfinder; und

18, A-8010 Graz (AT).

(12) NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges Eigentum Internationales Büro



(43) Internationales Veröffentlichungsdatum 25. August 2005 (25.08.2005) 🗸

 \mathbf{PCT}

(10) Internationale Veröffentlichungsnummer WO 2005/078798 A3 🗸

(71) Anmelder (für alle Bestönmungsstaaten mit Ausnahme von

Premstätten, A-8141 Unterpremstätten (AT).

US): AUSTRIAMICROSYSTEMS AG [AT/AT]; Schloss

(75) Erfinder/Anmeider (nur für US): DEUTSCHMANN,

Bernd [AT/AT]; Hüttenbrennergasse 15/8, A-8010 Graz (AT). FANKHAUSER, Bernd [AT/AT]; Mariagruener-

sir. 4/5, A-8043 Graz (AT). MAYERHOFER, Michael [AT/AT]; Dr. Robert-Sieger-Str. 19, A-8010 Graz (AT).

CHOJECKI, Pawel [PL/AT]; Dr.-Robert-Graf-Strasse /

(51) Internationale Patentkiassifikation7:

H01L 27/02

(21) Internationales Aktenzeichen:

PCT/EP2005/001476,

(22) Internationales Anmeldedatum:

14. Februar 2005 (14.02.2005)

(25) Einreichungssprache:

Deutsch

(26) Veröffentlichungssprache:

Deutsch

(30) Angaben zur Priorität:

10 2004 007 241.8

13. Februar 2004 (13.02.2004) DE

10 2004 056 222.9 22. November 2004 (22.11.2004)


(74) Anwalt: EPPING HERMANN FISCHER PATENTAN-WALTSGESELLSCHAFT MBH; Ridlerstr. 55, 80339 🗸 München (DE).

[Fortsetzung auf der nächsten Seite]

(54) Title: CIRCUIT ARRANGEMENT AND METHOD FOR PROTECTING AN INTEGRATED SEMICONDUCTOR CIR-CUIT

DE

(54) Bezeichnung: SCHALTUNGSANORDNUNG UND VERFAHREN ZUM SCHUTZ EINER INTEGRIERTEN HALBLEI-TERSCHALTUNG



(57) Abstract: The invention relates to a circuit arrangement and to a method for protecting an integrated semiconductor circuit that comprises a protective circuit having a thyristor structure (SCR) and a control circuit (TC; Cl, Rl, Il to I3) for controlling the that comprises a protective circuit having a thyristor structure (SCR) and a control circuit (TC; Cl, Rl, Il to I3) for controlling the protective circuit, which both are inserted between an element (PV, LV) to be protected and a reference potential (VB). The control circuit (TC; C1, R1, T1 to I3) generates a plurality of control signals that control one active element (T1, T2) of the thyristor structure each. The invention allows to specifically trigger the control circuit at defined switching thresholds and short gate-controlled rise times. The invention also relates to a method for determining the duration of activation of the control circuit.

(57) Zusammenfassung: Vorgeschlagen wird eine Schaltungsanordnung und ein Verfahren zum Schutz einer integrierten Halbleiterschaltung, die eine Schutzschaltung mit einer Thyristorstruktur (SCR) enthält sowie eine Steuerschaltung (TC; C1, R1, I1 bis I3) für die Ansteuerung der Schutzschaltung, welche beide zwischen ein zu schützendes Element (PV, LV) und ein Bezugspotential

[Fortsetzung auf der nächsten Seite]